

Оглавление

Предисловие	3
Глава 1. Предварительное знакомство с языком SystemVerilog.	7
1.1. История языка SystemVerilog	8
1.2. Первоисточники языка SystemVerilog	8
1.3. Стандарты языка SystemVerilog	9
1.4. Базовые элементы языка SystemVerilog	10
1.4.1. Белые знаки	10
1.4.2. Комментарии	11
1.4.3. Операции	11
1.4.4. Идентификаторы	11
1.4.5. Ключевые слова	12
1.5. Логические значения	12
1.6. Числа	13
1.6.1. Представление целых чисел	13
1.6.2. Представление действительных чисел	15
1.7. Атрибуты	15
1.8. Параллелизм языка SystemVerilog	16
1.9. Синтез и моделирование проектов	17
1.9.1. Модель проекта для синтеза	19
1.9.2. Моделирование проекта	19
1.10. Конструктивные элементы языка SystemVerilog	21
1.10.1. Модули	22
1.10.2. Пакеты	23
1.10.3. Интерфейсы	24
1.10.4. Примитивы	25
1.10.5. Программы	26
1.10.6. Контролеры	27
1.10.7. Конфигурации	27
1.11. Единицы компиляции	27
1.12. Усовершенствования языка SystemVerilog для синтеза	28
1.13. Выводы	29
Глава 2. Модули	31
2.1. Определение модулей	32
2.2. Стили и уровни описания проектов	34
2.2.1. Структурный стиль описания проектов	34
2.2.2. Поведенческий стиль описания проектов	35

2.2.3. Уровни описания проекта	36
2.3. Элементы модулей	37
2.4. Объявления портов	38
2.5. Экземпляры модулей	40
2.6. Неявные соединения портов	43
2.6.1. Нотация .name неявного соединения портов	43
2.6.2. Нотация .* неявного соединения портов	45
2.7. Вложенные модули	46
2.8. Псевдонимы цепей	48
2.8.1. Оператор alias	48
2.8.2. Неявные объявления цепей в операторе alias	49
2.9. Использование псевдонимов цепей с нотациями неявных соединений .name и .*	50
2.10. Передача значений через порты модулей	51
2.11. Параметризованные модули	52
2.11.1. Объявление параметризованных модулей	52
2.11.2. Создание экземпляров параметризованных модулей	53
2.11.3. Параметризованные типы	53
2.12. Внешние модули (прототипы модулей)	54
2.13. Выводы	56
Глава 3. Основные типы данных	58
3.1. Определения	59
3.1.1. Типы данных и объекты данных	59
3.1.2. Типы сингулярный, агрегированный, интегральный и простой битовый вектор	59
3.1.3. Сети и переменные	60
3.2. Сети	62
3.2.1. Объявление сетей	62
3.2.2. Задержки	64
3.2.3. Типы сетей	64
3.2.4. Логическая мощность сигналов цепей	65
3.2.5. Значения сигналов сетей	66
3.2.6. Особенности синтеза	67
3.3. Переменные	69
3.3.1. Явные и неявные объявления переменных	69
3.3.2. Объявление переменных	70
3.3.3. Инициализация переменных	71
3.3.4. Переменные с 4 и с 2-мя состояниями	72
3.3.5. Статические и автоматические переменные	74
3.3.6. Инициализация статических и автоматических переменных	76
3.3.7. Область действия и время жизни переменных	78
3.4. Векторы	79
3.4.1. Векторы и скаляры	79
3.4.2. Выбор битов и битовых полей	80
3.5. Целочисленные типы данных	81

3.6. Типы данных действительных чисел	82
3.7. Строковый тип данных	82
3.8. Константы	83
3.8.1. Константы языка SystemVerilog	83
3.8.2. Константы parameter и localparam	84
3.8.3. Константы specparam	85
3.8.4. Константы const	86
3.8.5. Знак \$ как значение параметра.....	86
3.9. Выводы	86
Глава 4. Пользовательские и перечисляемые типы.	91
4.1. Пользовательские типы	91
4.2. Перечисляемые типы	92
4.2.1. Объявление переменных перечисляемого типа.....	92
4.2.2. Базовый тип перечисляемых типов.....	93
4.2.3. Автоматическая генерация меток перечисляемого типа	93
4.2.4. Значения перечисляемого типа.....	94
4.2.5. Введённые и анонимные перечисления	95
4.2.6. Выполнение операций на переменных перечисляемого типа ..	95
4.2.7. Приведение выражений к перечисляемому типу	96
4.2.8. Специальные системные методы для перечисляемых типов...	97
4.2.9. Печать перечисляемых типов	99
4.3. Выводы	99
Глава 5. Совместимость и приведение типов	101
5.1. Совместимость типов	101
5.1.1. Совпадающие типы	102
5.1.2. Эквивалентные типы	103
5.1.3. Совместимость типов по назначению, по приведению и несов- местимости типов	105
5.1.4. Совместимость сетевых типов	105
5.1.5. Системная функция \$typename	105
5.2. Приведение типов	106
5.2.1. Статическая операция приведения типов	106
5.2.2. Динамическая системная функция приведения типов \$cast ..	108
5.2.3. Приведение битовых потоков	110
5.2.4. Перечисляемые типы в числовых выражениях 1	111
5.2.5. Операция type 1	111
5.2.6. Системные функции преобразования типов 1	112
5.3. Выводы 1	113
Глава 6. Структуры и объединения	116
6.1. Структуры 1	116
6.1.1. Объявление структур	116
6.1.2. Шаблоны назначений	118
6.1.3. Присваивание значений структурам	119
6.1.4. Распакованные и упакованные структуры	121
6.1.5. Передача структур через порты модулей	123

6.1.6. Передача структур в качестве аргументов задачам и функциям	124
6.2. Объединения	124
6.2.1. Распакованные и упакованные объединения	125
6.2.2. Теговые объединения	127
6.3. Пример использования структур и объединений	129
6.4. Выводы	130
Глава 7. Массивы	133
7.1. Массивы в языке SystemVerilog	134
7.1.1. Упакованные массивы	134
7.1.2. Распакованные массивы	136
7.1.3. Инициализация массивов при объявлении	137
7.1.4. Присваивание значений массивам	139
7.1.5. Копирование массивов	140
7.1.6. Копирование массивов и структур с помощью приведения битовых потоков	141
7.1.7. Операции над массивами	142
7.1.8. Память	142
7.1.9. Многомерные массивы	142
7.1.10. Обращение к элементам и фрагментам (частям) массивов ..	144
7.1.11. Передача массивов через порты и как аргументы задачам и функциям	145
7.1.12. Массивы, структуры и объединения	146
7.1.13. Реализация циклов над элементами массивов (оператор foreach)	146
7.1.14. Пример использования массивов	147
7.2. Конкатенация распакованных массивов	148
7.3. Другие виды массивов	149
7.3.1. Динамические массивы	149
7.3.2. Ассоциативные массивы	150
7.3.3. Очереди	151
7.4. Системные функции и методы для работы с массивами	151
7.4.1. Системные функции	151
7.4.2. Системная функция \$bits	153
7.4.3. Методы обработки массивов	154
7.5. Выводы	157
Глава 8. Места объявлений элементов проекта	161
8.1. Пакеты	162
8.1.1. Определение пакетов	162
8.1.2. Ссылки на содержимое пакетов	163
8.1.3. Рекомендации по синтезу	165
8.1.4. Встроенный пакет std	166
8.2. Единицы компиляции	166
8.2.1. Внешние объявления единиц компиляции	166
8.2.2. Явный доступ к внешним объявлениям	168

8.2.3. Импорт пакетов в единицы компиляции	168
8.2.4. Условная компиляция пакетов	169
8.3. Объявления в процедурных блоках	170
8.4. Области видимости идентификаторов	171
8.5. Иерархические и точечные имена	172
8.6. Ссылки на имена вверх по иерархии	175
8.7. Привязка вспомогательного кода к контекстам или экземплярам модулей	176
8.8. Выводы	177
Глава 9. Операции и выражения	180
9.1. Выражения, операции и операнды	180
9.2. Константные выражения	181
9.3. Агрегатные выражения	181
9.4. Операции	182
9.4.1. Приоритет операций	183
9.4.2. Использование в выражениях целочисленных литералов	184
9.4.3. Операции с 2-мя и с 4-мя состояниями	184
9.4.4. Использование в выражениях операции назначения	185
9.5. Описание операций	185
9.5.1. Операции назначения	185
9.5.2. Операции инкремента и декремента	185
9.5.3. Арифметические операции	186
9.5.4. Арифметические выражения со знаковыми и беззнаковыми типами	187
9.5.5. Операции отношения	188
9.5.6. Операции равенства	188
9.5.7. Операции равенства с подстановочными знаками	189
9.5.8. Логические операции	189
9.5.9. Побитовые операции	190
9.5.10. Операции редукции	191
9.5.11. Операции сдвига	192
9.5.12. Условная операция	192
9.5.13. Операция конкатенации	193
9.5.14. Операция репликации	194
9.5.15. Конкатенация строк	195
9.5.16. Операция членства в множестве	195
9.5.17. Потоковые операции	196
9.6. Размер битовых выражений	197
9.7. Знаковые выражения	198
9.8. Выражения строковых литералов	199
9.9. Конструкция let	200
9.10. Выводы	203
Глава 10. Операторы назначения	207
10.1. Назначения в языке SystemVerilog	208
10.2. Непрерывные назначения	209

10.3. Процедурные назначения	210
10.3.1. Оператор блокирующего назначения (=)	211
10.3.2. Оператор неблокирующего назначения (< =)	213
10.3.3. Особенности синтеза процедурных операторов блокирующего и неблокирующего назначения	213
10.4. Управление временем в процедурных операторах назначения	216
10.4.1. Управление временем в операторах блокирующего назначения	216
10.4.2. Внутренние задержки в операторах блокирующего назначения	217
10.4.3. Управление временем в операторах неблокирующего назначения	219
10.4.4. Внутренние задержки в операторах неблокирующего назначения	220
10.5. Процедурные непрерывные назначения	221
10.6. Выводы	222
Глава 11. Процессы	225
11.1. Управление процедурным временем	226
11.1.1. Оператор управления задержками #	226
11.1.2. Оператор управления событиями @	227
11.1.3. Оператор ожидания wait	229
11.1.4. Управление процедурным временем внутри назначения	230
11.2. Процедурные блоки	232
11.2.1. Последовательный блок begin-end	232
11.2.2. Параллельные блоки (fork-join, join_any, join_none)	233
11.2.3. Время начала и время окончания процедурных блоков	236
11.2.4. Имена процедурных блоков	237
11.2.6. Метки процедурных операторов	237
11.3. Структурные процедуры	238
11.3.1. Процедура initial	240
11.3.2. Процедуры always	240
11.3.3. Процедура final	249
11.4. Управление процессами	249
11.4.1. Оператор wait fork	250
11.4.2. Оператор wait_order	251
11.4.3. Оператор disable	251
11.4.4. Оператор disable fork	254
11.4.5. Тонкое управление процессами	254
11.5. Выводы	256
Глава 12. Процедурные операторы	261
12.1. Условный оператор if-else	262
12.1.1. Конструкция if-else-if	263
12.1.2. Квалификаторы unique, unique0 и priority	265
12.1.3. Особенности синтеза квалификаторов unique, unique0, priority в конструкции if-else-if	267
12.2. Оператор case	270

12.2.1. Операторы <code>casez</code> и <code>casex</code>	273
12.2.2. Константные выражения в операторах <code>case</code>	274
12.2.3. Квалификаторы <code>unique</code> , <code>unique0</code> и <code>priority</code> в операторах <code>case</code>	275
12.2.4. Особенности синтеза квалификаторов <code>unique</code> , <code>unique0</code> , <code>priority</code> в операторе <code>case</code>	277
12.2.5. Атрибуты синтеза <code>full_case</code> и <code>parallel_case</code>	280
12.2.6. Атрибут <code>full_case</code>	281
12.2.7. Атрибут <code>parallel_case</code>	282
12.2.8. Сравнение квалификаторов <code>unique</code> и <code>priority</code> с атрибутами <code>full_case</code> и <code>parallel_case</code> и конструкциями <code>else</code> и <code>default</code>	285
12.2.9. Квалификатор <code>inside</code> оператора <code>case</code>	287
12.3. Операторы циклов	288
12.3.1. Цикл <code>for</code>	288
12.3.2. Цикл <code>repeat</code>	289
12.3.3. Цикл <code>foreach</code>	290
12.3.4. Цикл <code>while</code>	291
12.3.5. Цикл <code>do-while</code>	292
12.3.6. Цикл <code>forever</code>	292
12.5. Операторы переходов	293
12.5.1. Оператор <code>continue</code>	293
12.5.2. Оператор <code>break</code>	293
12.5.3. Оператор <code>return</code>	294
12.6. Выводы	295
Глава 13. Задачи и функции	299
13.1. Общая информация	300
13.2. Автоматические и статические задачи и функции	301
13.3. Задачи	302
13.3.1. Объявление задач	302
13.3.2. Вызов задач	303
13.4. Функции	304
13.4.1. Объявление функций	305
13.4.2. Возвращаемые значения	306
13.4.3. Аргументы функций типа <code>output</code> и <code>inout</code>	307
13.4.4. Функции типа <code>void</code>	307
13.4.5. Рекурсивные функции	308
13.5. Константные функции	309
13.6. Вызовы подпрограмм и передача аргументов	310
13.6.1. Передача аргументов по значению	311
13.6.2. Передача аргументов по ссылке	311
13.6.3. Значения аргументов по умолчанию	312
13.6.4. Передача аргументов по имени	313
13.6.5. Передача в качестве аргументов массивов, структур и объединений	313
13.7. Пустые задачи и функции	314

13.8. Параметризованные задачи и функции	314
13.9. Сравнение задач и функций	315
13.10. Системные задачи и функции	316
13.10.1. Функции для работы с битовыми выражениями	316
13.11. Выводы	317
Глава 14. Интерфейсы.....	320
14.1. Общая информация	321
14.2. Объявление интерфейсов	322
14.2.1. Пример цифровой системы без использования интерфейсов	322
14.2.2. Группирование сигналов с помощью интерфейсов	326
14.2.3. Порты интерфейсов	330
14.2.4. Использование нотаций .name и .*	333
14.2.5. Глобальные и локальные интерфейсы	334
14.3. Использование интерфейсов в качестве портов модулей	334
14.3.1. Явно объявленные интерфейсные порты	334
14.3.2. Универсальные интерфейсные порты	335
14.4. Создание экземпляров интерфейсов и подключение интер- фейсов к портам модулей	335
14.4.1. Создание экземпляров интерфейсов	335
14.4.2. Подключение интерфейсов к портам модулей	335
14.4.3. Подключение интерфейсов к другим интерфейсам	336
14.5. Ссылка на сигналы в пределах интерфейса	337
14.6. Модпорты интерфейсов	337
14.6.1. Определения модпортов	337
14.6.2. Два способа подключения интерфейсов с модпортами к эк- земплярам модулей	338
14.6.3. Ограничение доступа к сигналам интерфейса с помощью модпортов	340
14.6.4. Сравнение различных способов описания интерфейсов	343
14.7. Использование в интерфейсах задач и функций	344
14.7.1. Интерфейсные методы	344
14.7.2. Импорт интерфейсных методов в модпорты	345
14.7.3. Экспорт интерфейсных методов	347
14.8. Использование в интерфейсах процедурных блоков	349
14.9. Параметризованные интерфейсы	349
14.10. Несинтезируемые конструкции интерфейсов	350
14.11. Выводы	351
Глава 15. Генерация кода	354
15.1. Синтаксис конструкций генерации	354
15.2. Конструкции генерации циклов	356
15.3. Конструкции условной генерации	357
15.4. Внешние имена неименованных блоков генерации	360
15.5. Выводы	361
Глава 16. Директивы компиляции.....	364
16.1. Возврат к умалчивааемым значениям директив компиляции	365

16.2. Определение значения единицы времени	365
16.3. Макроопределения	365
16.3.1. Подстановка макросов в текстовую строку	367
16.3.2. Создание из макросов имён идентификаторов	368
16.4. Директивы условной компиляции	368
16.5. Определение умалчивающего типа цепей	369
16.6. Определение логических значений для неподсоединённых входов	369
16.7. Обозначение модулей как модули ячеек	370
16.8. Прагмы	370
16.9. Включение файлов	371
16.10. Определение номеров строк исходного кода	372
16.11. Директивы `FILE_ и `LINE_	373
16.12. Директивы `begin_keywords и `end_keywords	373
16.13. Выводы	374
Глава 17. Примитивы	377
17.1. Где можно найти готовое решение	378
17.2. Примитивы языка SystemVerilog	379
17.2.1. Типы примитивов	379
17.2.2. Сила драйвера	380
17.2.3. Задержки	380
17.2.4. Массивы примитивов	381
17.2.5. Список терминалов	382
17.2.6. Логические вентили and, nand, or, nor, xor и xnor	383
17.2.7. Буферы buf и not	384
17.2.8. Буферы bufif1, bufif0, notif1 и notif0	384
17.2.9. Переключатели MOS	385
17.2.10. Двунаправленные переключатели	386
17.2.11. Источники pullup и pulldown	387
17.3. Пользовательские примитивы	388
17.3.1. Объявление пользовательских примитивов	388
17.3.2. Комбинационные пользовательские примитивы	390
17.3.3. Последовательностные пользовательские примитивы, чувствительные к уровню управляющего сигнала	391
17.3.4. Последовательностные пользовательские примитивы, чувствительные к фронту управляющего сигнала	392
17.3.5. Инициализация последовательностных пользовательских примитивов	393
17.3.6. Пользовательские примитивы, чувствительные как к уровню, так и к фронту управляющего сигнала	394
17.3.7. Создание экземпляров пользовательских примитивов	396
17.4. Выводы	396
Глава 18. Конфигурация проекта	400
18.1. Конфигурации	400
18.2. Конфигурационные блоки	401
18.3. Файл карты библиотеки	403

18.4. Иерархические конфигурации	404
18.5. Указание в конфигурации значений параметров модулей	404
18.6. Примеры конфигурации проекта	406
18.6.1. Исходное описание проекта	406
18.6.2. Использование конфигурации, заданной в файле карты библиотеки	407
18.6.3. Использование оператора <code>default</code>	407
18.6.4. Использование оператора <code>cell</code>	407
18.6.5. Использование оператора <code>instance</code>	408
18.6.6. Использование иерархической конфигурации	408
18.7. Выводы	409
Заключение	411
Список сокращений	413
Список примеров	414
Приложение А. Ключевые слова языка SystemVerilog	418
Литература	420
Предметный указатель	421