Проектирование цифровых систем на основе ПЛИС

Оглавление

Предисловие

Глава 1. Программируемые логические интегральные схемы
1.1. Классификация ПЛИС
1.2. Стандартные PLD
1.2.1. Архитектуры стандартных PLD
1.2.2. Анализ функциональных возможностей стандартных PLD
1.2.3. Перспективные архитектуры стандартных PLD
1.3. Программируемые логические секвенсеры
1.3.1. Архитектуры PLS
1.3.2. Анализ функциональных возможностей PLS
1.3.3. Перспективная архитектура PLS
1.4. Сложные PLD
1.4.1. Основные структуры
1.4.2. Функциональные блоки
1.4.3. Архитектуры макроячеек
1.4.4. Обеспечение внутренних соединений
1.4.5. Соотношение числа макроячеек (триггеров) и внешних выводов
1.4.6. Реализация концепции PLA
1.4.7. Назначение промежуточных шин
1.4.8. Реализация обратных связей с матрицей И
1.4.9. Назначение сформированных сигналов внешним выводам
1.4.10. Буферизация входных сигналов
1.5. Сравнение архитектур CPLD и FPGA
1.5.1. Основные архитектуры FPGA
1.5.2. Функциональная ориентация
1.5.3. Предсказуемость задержки и быстродействие
1.5.4. Особенности проектирования
1.5.5. Сближение архитектур CPLD и FPGA
1.6. Литература
1.7. Задания

Глава 2. Синтез комбинационных схем на PLD
2.1. Анализ методов синтеза комбинационных схем
2.1.1. Двухуровневый синтез
2.1.2. Многоуровневый синтез
2.1.3. Методы синтеза комбинационных схем на PLD
2.1.4. Характеристика предлагаемых методов синтеза
2.2. Возможности PLD при синтезе комбинационных схем
2.2.1. Возможности “классических” PAL
2.2.2. Возможности универсальных PAL
2.2.3. Возможности CPLD
2.3. Синтез комбинационных схем на одном PLD
2.3.1. Синтез комбинационных схем на одной универсальной PAL
2.3.2. Синтез комбинационных схем на одной “классической” PAL
2.3.3. Синтез комбинационных схем на одном функциональном блоке CPLD
2.4. Синтез одноуровневых комбинационных схем
2.4.1. Синтез одноуровневых комбинационных схем на универсальных PAL без объединения выходов PAL по ИЛИ
2.4.2. Синтез одноуровневых комбинационных схем на универсальных PAL с объединением выходов PAL по ИЛИ
2.4.3. Синтез одноуровневых комбинационных схем на“классических” PAL
2.4.4. Синтез одноуровневых комбинационных схем на CPLD
2.5. Синтез многоуровневых комбинационных схем
2.5.1. Синтез многоуровневых комбинационных схем на универсальных PAL
2.5.2. Синтез многоуровневых комбинационных схем на “классиче-ских” PAL
2.5.3. Синтез многоуровневых комбинационных схем на CPLD
2.6. Анализ рассмотренных методов синтеза и рекомендации по их использованию
2.6.1. Анализ рассмотренных методов синтеза
2.6.2. Особенности используемых алгоритмов
2.6.3. Выбор метода синтеза комбинационных схем
2.7. Верификация результатов синтеза комбинационных схем
2.8. Литература
2.9. Задания

Глава 3. Синтез конечных автоматов на SPLD
3.1. Анализ методов синтеза конечных автоматов
3.1.1. Общие положения
3.1.2. Классические методы
3.1.3. Символическая минимизация (двухуровневый синтез)
3.1.4. Многоуровневый синтез
3.1.5. Другие методы синтеза конечных автоматов
3.1.6. Методы синтеза конечных автоматов на PLD
3.1.7. Характеристика предлагаемых методов синтеза конечных автоматов
3.2. Модели конечных автоматов
3.2.1. Структуры конечных автоматов
3.2.2. Сложность реализации
3.2.3. Функционирование во времени
3.2.4. Использование моделей конечных автоматов в цифровых системах
3.2.5. Выбор модели автомата
3.2.6. Совмещение моделей
3.3. Синтез автоматов классов А и В
3.3.1. Синтез автоматов на PAL
3.3.2. Синтез автоматов на универсальных PAL
3.4. Синтез автомата Мура класса С
3.5. Синтез автомата Мили класса D
3.6. Синтез автоматов классов E и F
3.6.1. Синтез автомата Мили класса E
3.6.2. Синтез автомата Мура класса F
3.7. Синтез совмещенных моделей конечных автоматов
3.7.1. Общие положения
3.7.2. Синтез совмещенных моделей конечных автоматов Мили
3.7.3. Синтез других совмещенных моделей конечных автоматов Мили
3.7.4. Синтез совмещенных моделей конечных автоматов Мура
3.7.5. Выбор метода синтеза конечных автоматов на SPLD
3.8. Синтез автоматов на PLS
3.8.1. Общие положения
3.8.2. Синтез автомата Мили класса А
3.8.3. Синтез автомата Мура класса B
3.8.4. Синтез автомата Мура класса С
3.9. Литература
3.10. Задания

Глава 4. Синтез конечных автоматов на CPLD
4.1. Общие положения
4.1.1. Особенности реализации конечных автоматов на CPLD
4.1.2. Способы кодирования внутренних состояний
4.1.3. Характеристика предлагаемых методов синтеза
4.2. Реализация конечного автомата одним функциональным блоком
4.2.1. Общие положения
4.2.2. Алгоритм синтеза
4.2.3. Кодирование внутренних состояний
4.3. Синтез конечных автоматов классов A и B при использовании бинарного кодирования
4.3.1. Синтез конечных автоматов Мили класса A
4.3.2. Синтез конечных автоматов Мура класса B
4.4. Синтез конечных автоматов Мура класса С
4.5. Синтез других моделей конечных автоматов
4.6. Синтез конечных автоматов при использовании унарного кода
4.6.1. Особенности унарного кодирования
4.6.2. Синтез конечных автоматов Мили класса A
4.6.3. Синтез конечных автоматов Мура класса B
4.6.4. Синтез конечных автоматов Мили класса D
4.6.5. Использование регистровой упаковки
4.6.6. Расщепление состояний для ограничения числа аргументов функций переходов
4.7. Архитектуры макроячеек CPLD для эффективной реализации конечных автоматов
4.7.1. Общие положения
4.7.2. Архитектура макроячейки MC1
4.7.3. Архитектура макроячейки MC2
4.7.4. Синтез конечных автоматов на CPLD с предлагаемыми архитектурами выходных макроячеек
4.7.5. Оценка эффективности CPLD с новой архитектурой макроячеек
4.8. Выбор метода синтеза конечных автоматов на CPLD
4.9. Литература
4.10. Задания

Глава 5. Синтез микропрограммных автоматов на PLD
5.1. Общие положения
5.1.1. Принципы микропрограммного управления
5.1.2. Языки описания алгоритмов логического управления
5.1.3. Модели алгоритмов логического управления
5.1.4. Анализ методов синтеза микропрограммных автоматов на PLD
5.1.5. Характеристика предлагаемых методов синтеза
5.2. Синтез МПА на одном PLD
5.2.1. Синтез МПА классов А и В
5.2.2. Синтез МПА Мура класса С
5.2.3. Синтез МПА Мили класса D
5.2.4. Синтез МПА на PLS
5.2.5. Использование мультиплексоров при синтезе МПА на PLD
5.3. Синтез одноуровневых схем МПА
5.3.1. Структура одноуровневой схемы МПА
5.3.2. Синтез одноуровневой схемы МПА Мили
5.3.3. Синтез одноуровневой схемы МПА Мура
5.3.4. Синтез регулярных одноуровневых схем МПА
5.4. Синтез иерархических схем МПА
5.4.1. Синтез иерархических схем последовательных МПА
5.4.2. Реализация ГСА с повторяющимися фрагментами
5.4.3. Синтез иерархических схем параллельных МПА
5.5. Синтез специальных структур МПА
5.5.1. Синтез апериодических МПА
5.5.2. Синтез УЛУ с потенциальными сигналами
5.6. Выбор метода синтеза МПА
5.7. Верификация результатов синтеза МПА
5.8. Литература
5.9. Задания

Глава 6. Проектирование цифровых систем на основе PLD
6.1. Синтез стандартных функциональных узлов
6.1.1. Синтез функциональных узлов комбинационного типа
6.1.2. Синтез функциональных узлов последовательностного типа
6.1.3. Синтез мультиплексоров большого размера
6.2. Реализация произвольной логики проекта
6.2.1. Реализация произвольной логики на универсальных PAL
6.2.2. Реализация произвольной логики на CPLD
6.3. Отображение логики проекта на структуру CPLD
6.3.1. Общие положения
6.3.2. Постановка задачи упаковки
6.3.3. Последовательный алгоритм решения задачи упаковки
6.3.4. Итерационные алгоритмы решения задачи упаковки
6.3.5. Назначение сигналов внешним выводам
6.3.6. Особенности применения алгоритмов отображения
6.4. Проектирование сложных цифровых систем
6.4.1.Структура цифровой системы
6.4.2. Управление цифровой системой
6.4.3. Синхронизация цифровой системы
6.5. Литература
6.6. Задания

Заключение

Список сокращений

Предметный указатель